ASIC与FPGA设计 使用SystemVerilog进行RTL建模——基于SystemVerilog 慕意豪 孙健魏东译 2册SystemVerilog硬件设计
ASIC与FPGA设计 使用SystemVerilog进行RTL建模——基于SystemVerilog 慕意豪 孙健魏东译 2册SystemVerilog硬件设计
140.1¥140.10
孙健魏东译 慕意豪
世纪书缘图书专营
查看商品详情 点击展开

相关推荐

复制分享文案

分享给好友

点击一键复制

复制口令购买
↓↓复制下方口令,打开手机淘宝,即可购买↓↓

点击复制